Pg电子游戏：瞬态电压抑制器件和电子电路
本公开涉及瞬态电压抑制器件和电子电路,包括,单晶半导体衬底,掺杂有第一导电类型并且包括第一相对表面和第二相对表面,半导体区,掺杂有与第一导电类型相反的第二导电类型,从第一表面延伸到衬底中,第一导电电极,在第一侧上与半导体区接触,以及第二导电电极,在第二侧上与衬底接触,第一界面,在衬底与半导体区之间形成TVS二极管的结,以及第二界面,在第一导电电极与半导体区之间或在衬底与第二导电电极之间形成肖特基二极管的结。
单晶半导体衬底,掺杂有第一导电类型并且包括彼此相对的第一表面和第二表面,
半导体区,掺杂有与所述第一导电类型相反的第二导电类型并且从所述第一表面延伸到所述衬底中,
第二界面,在所述第一导电电极与所述半导体区之间或在所述衬底与所述第二导电电极之间形成肖特基二极管的结。
2.根据权利要求1所述的器件,其特征在于,所述第二界面位于所述第一导电电极与所述半导体区之间。
3.根据权利要求1所述的器件,其特征在于,所述第二界面位于所述衬底与所述第二导电电极之间。
4.根据权利要求1所述的器件,其特征在于,所述衬底包括第一部分和第二部分的堆叠,其中,
电子元件,具有第一端子和第二端子,其中所述第二端子被附接到所述导电支撑件,以及
单晶半导体衬底,掺杂有第一导电类型并且包括彼此相对的第一表面和第二表面,
半导体区,掺杂有与所述第一导电类型相反的第二导电类型,并且从所述第一表面延伸到所述衬底中,
第二界面,在所述第一导电电极与所述半导体区之间或在所述衬底与所述第二导电电极之间形成肖特基二极管的结。
6.根据权利要求5所述的电子电路,其特征在于,所述瞬态电压抑制器件的所述第一导电电极被电连接到所述电子元件的所述第一端子。
7.根据权利要求5所述的电子电路,其特征在于,所述第二界面位于所述第一导电电极与所述半导体区之间。
8.根据权利要求5所述的电子电路,其特征在于,所述第二界面位于所述衬底与所述第二导电电极之间。
9.根据权利要求5所述的电子电路,其特征在于,所述衬底包括第一部分和第二部分的堆叠,其中,
单晶半导体衬底,掺杂有第一导电类型并且包括彼此相对的第一表面和第二表面,
半导体区,掺杂有与所述第一导电类型相反的第二导电类型并且从所述第一表面延伸到所述衬底中,
第二界面,在所述第一导电电极与所述半导体区之间或在所述衬底与所述第二导电电极之间形成肖特基二极管的结。
11.根据权利要求10所述的电子电路,其特征在于,还包括至少四个桥接电子元件和四个瞬态电压抑制器件,每个瞬态电压抑制器件与所述桥接电子元件中相应的一个桥接电子元件并联布置。
12.根据权利要求10所述的电子电路,其特征在于,所述第二界面位于所述第一导电电极与所述半导体区之间。
13.根据权利要求10所述的电子电路,其特征在于,所述第二界面位于所述衬底与所述第二导电电极之间。
14.根据权利要求10所述的电子电路,其特征在于,所述衬底包括第一部分和第二部分的堆叠,其中,
[0002]瞬态电压抑制器件,也称为TVS器件,是一种用于保护一个或多个电子元件免受电压尖峰影响的器件。
[0003]TVS器件的一个示例是瞬态电压抑制二极管,也称为TVS二极管。这是一种由半导体材料制成的二极管,其限制雪崩效应引起的浪涌,唯一的目的是保护电子电路。TVS二极管可以是单向的,即在反向偏置中具有击穿电压,在正向偏置中具有阈值电压。TVS二极管可以是双向的,即具有对称或不对称的击穿电压,而不考虑偏置方向。
[0004]为了保护电子元件免受电压尖峰的影响,TVS器件可以与待保护的元件并联放置。希望TVS器件不干扰它所保护的电子元件的正常工作。然而,当TVS器件是单向TVS二极管时,当用足够的电压正向偏置时,该二极管可能传导电流,然后可能干扰它所保护的电子元件的正常操作。
[0006]一个实施例提供了一种瞬态电压抑制器件,包括,单晶半导体衬底,掺杂有第一导电类型并且包括第一相对表面和第二相对表面,半导体区,掺杂有与第一导电类型相反的第二导电类型,从第一表面延伸到衬底中,在第一表面上接触半导体区的第一导电电极和在第二表面上接触衬底的第二导电电极,在衬底和半导体区之间形成TVS二极管的结的第一界面,以及在第一导电电极和半导体区之间或在衬底和第二导电电极之间形成肖特基二极管的结的第二界面。
[0007] 根据一个实施例,第二界面位于第一导电电极与半导体区之间。根据一个实施例,第二界面位于衬底与第二导电电极之间。
[0008] 根据一个实施例,衬底包括第一部分和第二部分的堆叠,第一部分包含半导体区,第二部分与第二导电电极接触。
[0009] 一个实施例提供了一种电子电路,包括导电衬底、具有第一和第二端子的电子元件,第二端子附接到导电衬底上,以及如前所述的瞬态电压抑制器件,其中瞬态电压抑制器件的第二导电电极附接到衬底上。
[0010] 根据一个实施例,瞬态电压抑制器件的第一导电电极连接到电子元件的第一端子。
[001 1] 一个实施例提供了一种电子电路,包括至少一个电子元件和如上所述与所述电子元件并联布置的瞬态电压抑制器件。
[0012] 根据一个实施例,该电路包括以桥接结构连接的至少四个电子元件和四个瞬态电压抑制器件,每个瞬态电压抑制器件与其中一个电子元件并联布置。
[0013] 根据一个实施例,一种电子电路,包括,导电支撑件,电子元件,具有第一端子和第二端子,其中第二端子被附接到导电支撑件,以及瞬态电压抑制器件,瞬态电压抑制器件包括,单晶半导体衬底,掺杂有第一导电类型并且包括彼此相对的第一表面和第二表面,半导体区,掺杂有与第一导电类型相反的第二导电类型,并且从第一表面延伸到衬底中,第一导电电极,在第一表面上接触半导体区,第二导电电极,在第二表面上接触衬底并且附接到导电支撑件,第一界面,在衬底与半导体区之间形成瞬态电压抑制二极管的结,以及第二界面,在第一导电电极与半导体区之间或在衬底与第二导电电极之间形成肖特基二极管的结。
[0014] 根据一个实施例,瞬态电压抑制器件的第一导电电极被电连接到电子元件的第一端子。
[0017] 根据一个实施例,衬底包括第一部分和第二部分的堆叠,其中,第一部分包含半导体区,第二部分与第二导电电极接触。
[0018] 根据一个实施例电子电路包括,至少一个电子元件,以及瞬态电压抑制器件,与电子元件并联设置,并且瞬态电压抑制器件包括,单晶半导体衬底,掺杂有第一导电类型并且包括彼此相对的第一表面和第二表面,半导体区,掺杂有与第一导电类型相反的第二导电类型并且从第一表面延伸到衬底中,第一导电电极,在第一表面上接触半导体区,第二导电电极,在第二表面上接触衬底,第一界面,在衬底与半导体区之间形成瞬态电压抑制二极管的结,以及第二界面,在第一导电电极与半导体区之间或在衬底与第二导电电极之间形成肖特基二极管的结。
[0019] 根据一个实施例,电子电路还包括至少四个桥接电子元件和四个瞬态电压抑制器件,每个瞬态电压抑制器件与桥接电子元件中相应的一个桥接电子元件并联布置。
[0022] 根据一个实施例,衬底包括第一部分和第二部分的堆叠,其中,第一部分包含半导体区,第二部分与第二导电电极接触。
[0023] 本实用新型的技术提供了具有改进性能的压抑制器件和电子电路,提高了抗干扰能力。
[0024] 上述特征和优点以及其他将在以下参照附图以说明而不是限制的方式给出的特定实施例的描述中详细描述,其中,
[0027] 图3是图1所示的TVS器件的另一种变体的示意性部分横截面图,
[0028] 图4是图1所示的TVS器件的另一种变体的示意性部分横截面图,
[0029] 图5示出了在图1的TVS器件中流动的电流的演化曲线,其取决于根据第一极化方向施加到TVS器件的电压,
[0030] 图6示出了在图1的TVS器件中流动的电流的演化曲线,其取决于根据第二极化方向施加到TVS器件的电压,
[0031] 图7是示出用于保护电子元件的TVS器件组件的示例的电气图,
[0032] 图8是根据图7的电气图对一个电子电路的示意性部分横截面图,
[0034] 图10是图9的TVS器件的变体实施例的示意性部分横截面图,
[0036] 图12示出了图11中转换器的电压和电流时间线是带有TVS二极管保护元件的DC‑DC电压转换器的示例的电路图,
[0038] 图14示出了图13中转换器的电压和电流时间线所示和描述的TVS器件保护的元件的DC‑DC电压转换器的示例的电路图,以及
[0041] 在不同的图中,相同的特征已由相同的参考指定。具体地,在各种实施例中公共的结构和/或功能特征可以具有相同的参考并且可以设置相同的结构、尺寸和材料特性。为了清楚起见,仅详细说明和描述了对理解本文所描述的实施例有用的操作和元件。
[0042] 除非另有说明,否则当提到连接在一起的两个元件时,这意味着没有除导体以外的任何中间元件的直接连接,而当提到耦合在一起的两个元件时,这意味着这两个元件可以连接,或者它们可以通过一个或多个其他元件耦合。此外,这里的“绝缘体”和“导体”分别被理解为指“电绝缘的”和“导电的”。
[0043] 在以下公开内容中,除非另有指示,否则当引用绝对位置限定符,例如术语“顶部”、“底部”等,或引用相对位置限定符,例如术语“较高”、“较低”等时,引用附图所示的方位或在正常使用期间被定位的电子器件。除非另有说明,否则“大约”、“大致”、“基本上”和“按顺序”表示10,以内,最好是5,以内。
[0044] 图1是TVS器件10的一个实施例的示意性部分横截面图。图2、图3和图4是TVS器件10的变体实施例的示意性部分横截面图。
[0045] 在图1至图4中,TVS器件10包括半导体衬底12,优选的是掺杂有第一导电类型的单晶硅衬底,单晶硅衬底具有上表面14和下表面16,单晶硅衬底分为上部24和下部26,上部24在上表面14上轻掺有第一导电类型,下部26在下表面16上重掺有第一导电类型。该器件还包括,与第一导电类型相反的第二导电类型的轻掺区18,从上表面14延伸到衬底12的上部
24,例如金属的上电极20,其位于上表面14上与区18接触,以及例如金属的下电极22,其衬底12接触的位于与下表面16上。
[0046] 根据一个实施例,表面14和16是平面的。根据一个实施例,表面14和16是平行的。根据一个实施例,衬底12的厚度,即表面14和16之间的距离,在60μm和300μm之间,优选在90μm和300μm之间,更优选在150μm和300μm之间。区域18可以通过将第二导电类型的掺杂剂注入衬底12中的步骤形成。
[0047] 对于图1和图3的TVS器件10,第一导电类型的轻掺的上部24形成衬底12的主体,
而下部26的厚度小于衬底12总厚度的5,,例如。第一导电类型的重掺的下部26可以通过在下表面16侧注入第一导电类型的掺杂剂的步骤形成。区18和下部26之外的衬底12中的第一导电类型的掺杂剂浓度基本恒定。对于图2和图4的TVS器件10,第一导电类型的重掺的下部26的厚度大于衬底12总厚度的10,。根据一个实施例,衬底12的上部24外延形成在衬底12的下部26上。
[0048] 对于图1和图2的TVS器件10,第一导电类型是N型,第二导电类型是P型。区18中P型掺杂剂的浓度在1 . 1016at/cm3到1 . 1017at/cm3之间。根据一个实施例,区18的最大厚度在1μm 和40μm之间。在区18之外的衬底12的上部24中的N型掺杂剂的浓度在2. 1014at/cm3和
[0050] 图1至图4所示的TVS器件10在集成在单个半导体衬底中的TVS二极管和肖特基二极管的两个端子之间表现为反串行。端子对应于电极20和22。电极20和第二导电类型的轻掺杂区18之间的界面形成肖特基二极管的结。第二导电类型的轻掺杂区18与第一导电类型的衬底12的相邻轻掺杂部分之间的结形成TVS二极管结。下电极22与衬底12形成欧姆接触。
[0051] 图5示出了根据电极20和电极22之间的电压V_TVS从图2的TVS器件10的电极20流向电极22的电流I_TVS的演变的CF曲线μm。通过模拟获得CF曲线的最大P型掺杂浓度(呈现高斯分布)等于3.7. 1016cm3,衬底12的上部24的N型掺杂浓度等于9. 1014cm3,衬底12的下部26的N型掺杂浓度等于2. 1019cm3。
[0052] 这对应于TVS器件10的TVS二极管的正向偏置和TVS器件10的肖特基二极管的反向偏置。CF曲线,其中电流I_TVS基本上为零,部分CF2,其中当TVS器件10的正向偏置的TVS二极管变得导通并且肖特基二极管的饱和电流尚未达到时,电流I_TVS 随着电压V_TVS迅速增加,以及部分CF3,其中电流I_TVS基本上对应于TVS器件10的肖特基二极管的反向漏电流,并且随着施加在TVS器件10的反向偏置的肖特基二极管上的电压而增加。优选地,施加到TVS器件10的对应于TVS器件10的反向偏置肖特基二极管的电压小于肖特基二极管的反向击穿电压,其可以在1V至20V的范围内,这取决于区18的掺杂和厚度。
[0053] 图6示出了根据电极22和电极20之间的电压V_TVS从图1的TVS器件10的电极22流向电极20的电流I_TVS的演变的CR曲线。在与CF曲线相同的掺杂浓度下,通过模拟得到了CR 曲线] 这对应于TVS器件10的TVS二极管的反向偏置和TVS器件10的肖特基二极管的正向偏置。CR曲线 ,其中电流I_TVS随电压V_TVS迅速增加,然后是部分CR2,其中电流I_TVS随电压V_TVS增加得更慢,以及部分CR3,其中电流I_TVS随电压V_TVS
增加得非常快。部分CR1和CR2对应于由于空间电荷区域的扩大而导致的二极管TVS的电流泄漏的增加。CR1和CR2之间电流增加的差异是由于空间电荷区域的扩大。部分CR3对应于TVS器件10中的TVS二极管的雪崩操作。由于肖特基二极管的饱和电流Isat_Sch远高于TVS二极管的泄漏电流I_TVS,肖特基二极管在这些端子上具有非常低的电压,在进入雪崩操作之前不影响TVS二极管的电特性。肖特基二极管上的电压V_Schottky可以写成以下关系式,
[0057] 对于比Isat_Sch低得多的I_TVS,电压V_Schottky大约等于kT/q*I_TVS/Isat_Sch,最多只有几毫伏,因此与TVS二极管上的电压相比可以忽略不计。因此,TVS器件10上的电压V_TVS,等于肖特基二极管上的电压V_Schottky和TVS二极管上的电压之和,大约等于TVS二极管上的电压。当电流高于Isat_Sch时,肖特基二极管电压每10倍(decade)电流增加约60mV,该电压加到TVS二极管电压上。该电压对应于肖特基二极管阈值电压,并且通常低于1V。在大多数情况下,与TVS二极管的雪崩电压相比,该电压可以忽略不计。因此,肖特基二极管的存在对TVS二极管特性的影响很小。
[0058] 图2和图4所示的TVS器件10的变体有利地允许减小TVS器件10在端子20和22之间的串联电阻,这是由于具有减小的电阻率的衬底12的重掺杂的下部26。因此,这些变体可以具有增加的功率耗散能力。对于给定的脉冲,这些变体耗散更少的功率,将能够承受更高的电流过载。
[0059] 图7是示出用于保护电子元件30、图7中的二极管的TVS器件10的布置的示例的示意图。通常,要保护的电子元件30是二极管,例如肖特基二极管、碳化硅(SiC)二极管、具有本征二极管的功率MOS晶体管、或具有反并联的外部二极管的绝缘栅双极晶体管(IGBT) 。根据一个实施例,TVS器件10与待保护的电子元件30平行放置。TVS器件10在图7中示意性地示出为与肖特基二极管DS反串联的TVS二极管DT。TVS器件10被定向成使得当电子元件30在正常操作期间导通最大强度的电流时TVS器件10的TVS二极管DT被正向偏置。在电子元件30是二极管的情况下,将TVS元件10定向为使得当电子元件30正向偏置时,TVS器件10的TVS 二极管DT正向偏置。
[0060] 因此,当电子元件30在正常操作期间导通最大强度电流时,TVS器件10的肖特基二极管阻止流过TVS器件10的电流,从而TVS器件10不干扰元件30的正常操作。在发生反向电压尖峰的情况下,TVS器件10中的TVS二极管截断(clip)电压,从而保护元件30。
[0061] 图8是集成在与图7的电路图相对应的电子电路32的单个封装中的一个实施例的示意性部分横截面图,该电子电路32包括与对应于二极管的电子元件30并联连接的TVS器件10。例如,二极管30包括半导体衬底36(如N掺杂单晶硅衬底) ,在衬底36上外延形成的N 掺杂硅层38、在层38中形成的P掺杂区40、在层38中形成并围绕P掺杂区40且比区40更轻掺杂的环形区42、覆盖环形区42并限定暴露区40一部分的开口50的绝缘层44、在开口50中与区40接触的导电电极52、以及在衬底36的与层38相对的一侧上的金属电极54。
[0062] 电路32还包括导电支撑件56,TVS器件10和二极管30附接到导电支撑件56,其中TVS器件10的下电极22附接到支撑件56,二极管30的电极54附接到支撑件56。支撑件56形成用于二极管30和TVS器件10的TVS二极管的公共阴极。电路32还包括导电垫58,为了说明的
目的,导电垫58由TVS器件10和二极管30上方的正方形示意性地示出,导电垫58例如通过导线将TVS器件10和要保护的电子元件30集成在同一支撑件56上。这减少了TVS器件10和电子元件30之间的寄生电感,从而提高了对电子元件30的保护。
[0064] 此外,使用包含TVS二极管和肖特基二极管的TVS器件10比使用TVS二极管和肖特基二极管作为分立元件进行保护更简单。
[0065] 图9是TVS器件70的另一实施例的示意性部分横截面图。图10是TVS器件70的变体的示意性部分横截面图。
[0066] 在图9和图10中,TVS器件70包括半导体衬底72,优选地,第一导电类型的轻掺杂单晶硅衬底,具有上表面74和下表面76,掺杂有与第一导电类型相反的第二导电类型的区78,从上表面74穿过衬底72的一部分厚度延伸到衬底72中,例如金属的导电上电极80,其位于上表面74上并与区78接触,以及例如导电下电极82,其位于下表面76上并与衬底72接触。
[0067] 根据一个实施例,表面74和76是平面的。根据一个实施例,表面74和76是平行的。根据一个实施例,衬底72的厚度,即表面74和76之间的距离,在60μm和300μm之间,优选在90μm和300μm之间,更优选在150μm和300μm之间。区78可以通过将第二导电类型的掺杂剂注入衬底72中的步骤形成。
[0068] 对于图9和图10的器件70,在区78之外的衬底72中的第一导电类型的掺杂剂浓度基本恒定。
