Pg电子游戏：瞬态电压抑制器
一种瞬态电压抑制器,包括基板、第一阱区、第二阱区、第一电极、第二电极、掺杂区及重掺杂区。基板具有表面。第一阱区形成于基板中且邻近表面。第二阱区形成于第一阱区中且邻近表面。第一电极形成于第二阱区中且邻近表面。第二电极形成于第一阱区中且邻近表面。第一阱区及第一电极具有第一电性。第二阱区及第二电极具有第二电性。掺杂区形成于第一电极与第二电极之间且邻近表面。掺杂区分别电性连接第一阱区与第二阱区。重掺杂区形成于掺杂区下方。重掺杂区具有与掺杂区相同的电性且重掺杂区的掺杂浓度高于掺杂区的掺杂浓度。本发明可有效降低瞬态电压抑制器的整体电阻。
一第一阱区,形成于上述基板中且邻近上述表面,上述第一阱区具有一第一电性,
一第二阱区,形成于上述第一阱区中且邻近上述表面,上述第二阱区具有一第二电性,
一第一电极,形成于上述第二阱区中且邻近上述表面,上述第一电极具有上述第一电性,
一第二电极,形成于上述第一阱区中且邻近上述表面,上述第二电极具有上述第二电性,
一掺杂区,形成于上述第一电极与上述第二电极之间且邻近上述表面,上述掺杂区分别电性连接上述第一阱区与上述第二阱区,以及
一重掺杂区,形成于上述掺杂区下方,上述重掺杂区具有与上述掺杂区相同的电性且上述重掺杂区的掺杂浓度高于上述掺杂区的掺杂浓度。
2.如权利要求1所述的瞬态电压抑制器,其特征在于,上述瞬态电压抑制器还包括,
其中,上述第三电极电性连接一输入/输出端,上述第四电极电性连接上述第一电极。
3.如权利要求1所述的瞬态电压抑制器,其特征在于,上述重掺杂区与上述掺杂区均具有上述第一电性。
4.如权利要求1所述的瞬态电压抑制器,其特征在于,上述重掺杂区与上述掺杂区均具有上述第二电性。
5.如权利要求1所述的瞬态电压抑制器,其特征在于,上述掺杂区位于上述第二阱区的边缘并与上述第一阱区相邻。
7.如权利要求1所述的瞬态电压抑制器,其特征在于,当一静电放电事件发生时,形成于上述第一电极、上述第二阱区、上述重掺杂区、上述第一阱区至上述第二电极的一第一电流路径会导通。
8.申权利要求7所述的瞬态电压抑制器,其特征在于,当上述静电放电事件发生时,除了上述第一电流路径会导通之外,形成于上述第一电极、上述第二阱区、上述第一阱区至上述第二电极的一第二电流路径亦会导通,以降低上述瞬态电压抑制器的一整体电阻。
9.如权利要求1所述的瞬态电压抑制器,其特征在于,上述瞬态电压抑制器的一导通电压与上述重掺杂区的掺杂浓度有关。
10.如权利要求1所述的瞬态电压抑制器,其特征在于,上述掺杂区的掺杂浓度高于上述第一阱区与上述第二阱区的掺杂浓度。
[0002]一般而言,静电放电是影响电子产品良率及可靠度的重要因素之一,尤其是现今的电子产品有相当多的热插拔介面,加上消费者使用行为的改变,使得静电放电导致电子产品毁损的风险变高。因此,很多厂商均将静电放电测试规格要求提高至最高等级。在众多的静电保护器产品中,瞬态电压抑制器阵列(TVSarray)具有导通速度快、箝制电压低等优点,已成为符合最高等级静电放电测试规格的最佳选择。
[0003]请参照图1,图1为传统的瞬态电压抑制器的电流‑电压特性曲线所示,当顺向电压+V很小时,瞬态电压抑制器会呈现高阻值的特性而处于OFF(关闭)状态,当顺向电压+V达到崩溃电压(Breakdownvoltage)VBR时,瞬态电压抑制器会被导通而处于ON(开启)状态,此时其阻值会变小。这种将电压由OFF(关闭)状态拉回ON(开启)状态的现象称之为“弹回”(Snapback),而导通电压VON的大小通常会由闸极所接收到的电流大小来决定。
[0004]然而,传统的瞬态电压抑制器的结构较复杂,需要闸极结构来控制导通电压VON,此外,当静电放电事件发生时,传统的瞬态电压抑制器中的电流会集中于同一电流路径,导致瞬态电压抑制器的整体电阻难以降低。
[0005]有鉴于此,本发明提供一种瞬态电压抑制器,以解决现有技术所述及的问题。
[0006]本发明的一较佳具体实施例为一种瞬态电压抑制器。于此实施例中,瞬态电压抑制器包括基板、第一阱区、第二阱区、第一电极、第二电极、掺杂区及重掺杂区。基板具有表面。第一阱区形成于基板中且邻近表面,第一阱区具有第一电性。第二阱区形成于第一阱区中且邻近表面,第二阱区具有第二电性。第一电极形成于第二阱区中且邻近表面,第一电极具有第一电性。第二电极形成于第一阱区中且邻近表面,第二电极具有第二电性。掺杂区形成于第一电极与第二电极之间且邻近表面,掺杂区分别电性连接第一阱区与第二阱区。重掺杂区形成于掺杂区下方,重掺杂区具有与掺杂区相同的电性且重掺杂区的掺杂浓度高于掺杂区的掺杂浓度。
[0007]在本发明的一实施例中,瞬态电压抑制器还包括第三阱区、第三电极及第四电极。第三阱区形成于第一阱区外的基板中且邻近表面。第三电极形成于第三阱区中且邻近表面,具有第一电性。第四电极形成于第三阱区中且邻近表面,具有第二电性。第三电极电性连接输入/输出端,第四电极电性连接第一电极。
[0010]在本发明的一实施例中,掺杂区位于第二阱区的边缘并与第一阱区相邻。
[0012] 在本发明的一实施例中,当瞬态电压抑制器正常运作时,形成于第一电极、第二阱区、重掺杂区、第一阱区至第二电极的第一电流路径会导通。
[0013] 在本发明的一实施例中,当静电放电(Electrostatic Discharge,ESD)事件发生时,除了第一电流路径会导通之外,形成于第一电极、第二阱区、第一阱区至第二电极的第二电流路径亦会导通,以降低瞬态电压抑制器的整体电阻。
[0014] 在本发明的一实施例中,瞬态电压抑制器的导通电压(Trigger voltage)与重掺杂区的掺杂浓度有关。
[0015] 在本发明的一实施例中,掺杂区的掺杂浓度高于第一阱区与第二阱区的掺杂浓度。
[0016] 相较于现有技术,本发明的瞬态电压抑制器具有下列优点及功效,
[0017] (1)瞬态电压抑制器仅包括阳极与阴极而未耦接闸极,故其结构相对较为简单,以及
[0018] (2)瞬态电压抑制器在阳极与阴极中间设置有浮接的掺杂区且其下方还设置有重掺杂区可作为触发结构,通过调整重掺杂区的掺杂浓度的方式降低崩溃电压。当静电放电事件发生时,形成于第一电极、第二阱区、重掺杂区、第一阱区至第二电极的第一电流路径会导通,同时形成于第一电极、第二阱区、第一阱区至第二电极的第二电流路径亦会导通,可通过电流分流的方式有效降低瞬态电压抑制器的整体电阻。
[0019] 关于本发明的优点与精神可以通过以下的发明详述及所附附图得到进一步的了解。
[0020] 图1为传统的瞬态电压抑制器的电流‑电压特性曲线为本发明的一较佳具体实施例中的瞬态电压抑制器的剖面示意图。
[0022] 图3为本发明的另一较佳具体实施例中的瞬态电压抑制器的剖面示意图。
[0023] 图4A及图4B分别为瞬态电压抑制器还包括旁路二极管的剖面示意图及电路图。
[0058] 现在将详细参考本发明的示范性实施例,并在附图中说明所述示范性实施例的实例。在附图及实施方式中所使用相同或类似标号的元件/构件是用来代表相同或类似部分。
[0059] 根据本发明的一较佳具体实施例为一种瞬态电压抑制器。于此实施例中,瞬态电压抑制器用以于静电放电事件发生时提供防护功能,以确保欲保护的电子元件不会受静电放电的影响而毁损,但不以此为限。
[0060] 请参照图2,图2为本发明的一较佳具体实施例中的瞬态电压抑制器的剖面示意图。
[0061] 如图2所示,瞬态电压抑制器2包括基板SUB、第一阱区PW、第二阱区NW、第一电极P、第二电极N、掺杂区P+及重掺杂区P++。
[0062] 基板SUB具有彼此相对的第一表面F1及第二表面F2。第一阱区PW形成于基板SUB中且邻近第一表面F1。第二阱区NW形成于第一阱区PW中且邻近第一表面F1。第一阱区PW具有第一电性且第二阱区NW具有第二电性。
[0063] 第一电极P形成于第二阱区NW中且邻近第一表面F 1。第二电极N形成于第一阱区PW 中且邻近第一表面F1。第一电极P具有第一电性且第二电极N具有第二电性。
[0064] 于实际应用中,假设第一电性为P型且第二电性为N型,则第一阱区PW的电性为P型且第二阱区NW的电性为N型,而第一电极P的电性为P型且第二电极N的电性为N型。第一电极
[0065] 至于掺杂区P+形成于第一电极P与第二电极N之间且邻近第一表面F1。掺杂区P+分别电性连接第一阱区PW与第二阱区NW。而重掺杂区P++则形成于掺杂区P+下方。掺杂区P+为浮接且位于第二阱区NW的边缘并与第一阱区PW相邻。
[0066] 需说明的是,本发明的重掺杂区P++具有与掺杂区P+相同的电性且重掺杂区P++的掺杂浓度会高于掺杂区P+的掺杂浓度。于此实施例中,重掺杂区P++与掺杂区P+的电性均为P型,但不以此为限。
[0067] 除了重掺杂区P++的掺杂浓度会高于掺杂区P+的掺杂浓度之外,掺杂区P+的掺杂浓度会高于第一阱区PW与第二阱区NW的掺杂浓度。也就是说,掺杂浓度由高至低依序为,重掺杂区P++,掺杂区P+,第一阱区PW及第二阱区NW。
[0068] 当瞬态电压抑制器2正常运作时,由于瞬态电压抑制器2中的第二阱区NW与重掺杂区P++及掺杂区P+之间的PN介面具有逆向偏压,使得从阳极AD至阴极CD间的电流路径不导通。当静电放电事件发生时,形成于第二阱区NW与重掺杂区P++及掺杂区P+之间的PN介面崩溃,瞬态电压抑制器2会立即启动其静电防护机制,使得形成于第一电极P、第二阱区NW、重掺杂区P++、第一阱区PW至第二电极N的第一电流路径PATH1会导通,于此同时,形成于第一电极P、第二阱区NW、第一阱区PW至第二电极N的第二电流路径PATH2亦会导通,使得从阳极AD流入的电流除了原本的第一电流路径PATH1之外,还可依序流经第一电极P、第二阱区NW、第一阱区PW、第二电极N而流至阴极CD。由此,本发明可通过电流分流的方式避免电流过度集中于同一电流路径,以有效降低瞬态电压抑制器2的整体电阻。
[0069] 于实际应用中,由于电流会流经具有最高掺杂浓度的重掺杂区P++,瞬态电压抑制器2的导通电压(Trigger voltage)会与重掺杂区P++的掺杂浓度大小有关。因此,本发明亦可通过改变重掺杂区P++的掺杂浓度的方式来调控瞬态电压抑制器2的导通电压,但不以此为限。
[0070] 接着,请参照图3,图3为本发明的另一较佳具体实施例中的瞬态电压抑制器的剖面示意图。
[0071] 图3所示的瞬态电压抑制器3不同于图2所示的瞬态电压抑制器2之处在于,瞬态电压抑制器3中的重掺杂区N++与掺杂区N+的电性均为N型。
[0072] 当瞬态电压抑制器3正常运作时,形成于瞬态电压抑制器3中的掺杂区N+及重掺杂区N++与第一阱区PW之间的PN介面具有逆向偏压,使得从阳极AD至阴极CD间的电流路径不导通。当静电放电事件发生时,形成于掺杂区N+及重掺杂区N++与第一阱区PW之间的PN介面崩溃,瞬态电压抑制器3会立即启动其静电防护机制,除了上述的第一电流路径PATH1会导通之外,形成于第一电极P、第二阱区NW、第一阱区PW至第二电极N的第二电流路径PATH2亦会导通,使得从阳极AD流入的电流除了原本的第一电流路径PATH1之外,还可依序流经第一电极P、第二阱区NW、第一阱区PW、第二电极N而流至阴极CD。由此,本发明可通过电流分流的方式避免电流过度集中于同一电流路径,以有效降低瞬态电压抑制器3的整体电阻。
[0073] 于实际应用中,由于电流会流经具有最高掺杂浓度的重掺杂区N++,瞬态电压抑制器3的导通电压会与重掺杂区N++的掺杂浓度有关。因此,本发明亦可通过改变重掺杂区N++的掺杂浓度的方式来调控瞬态电压抑制器3的导通电压,但不以此为限。
[0074] 于另一实施例中,瞬态电压抑制器还可进一步包括其他元件以达到双向保护的功
[0075] 请参照图4A及图4B,图4A及图4B分别为瞬态电压抑制器4还包括旁路二极管41,42的剖面示意图及电路图。如图4A及图4B所示,瞬态电压抑制器4除了包括与图2中的瞬态电压抑制器2相同的瞬态电压抑制器40之外,瞬态电压抑制器4还包括旁路二极管41,42。旁路二极管41,42彼此串联后再与旁路二极管41,42并联。由于瞬态电压抑制器40与图2中的瞬态电压抑制器2相同,故瞬态电压抑制器40的结构请参照前面叙述,于此不另行赘述。
[0076] 于此实施例中,旁路二极管41包括第三阱区PW、第三电极P+及第四电极N+。第三阱区PW形成于第一阱区PW之外的基板SUB中且邻近第一表面F1。第三电极P+形成于第三阱区PW中且邻近第一表面F1。第四电极N+形成于第三阱区PW中且邻近第一表面F1。第三电极P+具有第一电性且第四电极N+具有第二电性。第三电极P+电性连接输入/输出端I/O。第四电极N+电性连接第一电极P。
[0077] 同理,旁路二极管42包括第四阱区PW、第五电极P+及第六电极N+。第四阱区PW形成于第一阱区PW及第三阱区PW之外的基板SUB中且邻近第一表面F1。第五电极P+形成于第四阱区PW中且邻近第一表面F1。第六电极N+形成于第四阱区PW中且邻近第一表面F1。第五电极P+具有第一电性且第六电极N+具有第二电性。第五电极P+电性连接第二电极N及闸极G。第六电极N+电性连接输入/输出端I/O。
[0078] 相较于现有技术,本发明的瞬态电压抑制器具有下列优点及功效,
[0079] (1)瞬态电压抑制器仅包括阳极与阴极而未耦接闸极,故其结构相对较为简单,以及
[0080] (2)瞬态电压抑制器在阳极与阴极中间设置有浮接的掺杂区且其下方还设置有重掺杂区可作为触发结构,通过调整重掺杂区的掺杂浓度的方式降低崩溃电压。当静电放电事件发生时,形成于第一电极、第二阱区、重掺杂区、第一阱区至第二电极的第一电流路径会导通,同时形成于第一电极、第二阱区、第一阱区至第二电极的第二电流路径亦会导通,可通过电流分流的方式有效降低瞬态电压抑制器的整体电阻。
[0081] 通过以上较佳具体实施例的详述,是希望能更加清楚描述本发明的特征与精神,而并非以上述所公开的较佳具体实施例来对本发明的范畴加以限制。相反地,其目的是希望能涵盖各种改变及具相等性的安排于本发明权利要求的范畴内。
