Pg电子游戏平台：ESD基本原理最新ppt
HTW ESD原理 ESD产生三要素: 缺少任何一个都构不成ESD问题。 1. 影响ESD放电能量参数: 峰值电流 上升时间变率 按傅立叶转换(Fourier transform) 可知时间变率蕴含着频率成份: IEC 61000-4-2电流波形上升时间0.7ns , 频宽可达到300MH以上如图: IEC 61000-4-2 之放电电流及频率响应频宽. 谈到系统产品的静电防护设计, 必须从原理图设计开始做ESD的保护. 1.ESD电流直接流经敏感元器件,造成永久性损坏: 如：键盘, 或I/O界面的连接器等。 要防护这种直接伤害，方法： 并联一颗静电抑制器,串联一颗电阻或并联电容在这些电路上就可以限制流经IC的ESD电流. . 2.ESD电流 流经地回路造成复位,重启，损坏。 假设接地线为低阻抗, 经ESD脉冲电流通过, IC接地的阻抗 容易产生（地电位）跳动 (Ground Bounce), 这种地 的电位弹跳会使IC重置或锁定, IC如被锁定时 非常容易被供应的电源摧毁. 要防止这种地电位跳动。方法： 电源并联一颗静电抑制器,串联一颗电阻或并联电容在这些电路上就可以限制流经IC的ESD电流. Layout扩大地层的完整性,地的屏蔽性,地层的吸收性 3.电磁场间接耦合: 例:如垂直板与水平板之放电, 使电路造成重置, 对于高阻抗组件曾经有损坏之报告, 这种失效模式与PCB环路面积, 机构屏蔽好坏而定.. 要防护这种电磁场间接耦合。方法： 可以从机体的结构屏蔽和PCB设计布线着手. Layout扩大地层的完整性,地的屏蔽性,地层的吸收性. 结束 1层4层 1。加大地的泄放面积 保持地的完整：1.平整地：铺铜均匀，保持地的电阻值不变，互相之间水平状态（地平面平稳） 2。环绕地 数据线。地孔越多越好，并使每层地紧密连合一起 ESD防护和实例 PCB Layout防护设计 1。加大地的泄放面积 保持地的完整：1.平整地：铺铜均匀，保持地的电阻值不变，互相之间水平状态（地平面平稳） 2。环绕地 数据线。地孔越多越好，并使每层地紧密连合一起 地层 ESD防护和实例 PCB Layout防护设计 环绕地 地孔越多越好，并使每层地紧密连合一起 ESD防护和实例 PCB Layout防护设计 PCB Layout防护设计 接地不仅涉及产品或系统的电气安全，而且关联着电磁兼容和其测量技术。 良好的接地可以保护设备或系统的正常操作以及人身安全，可以消除各种电磁干扰和雷击，ESD等。 所以接地设计是非常重要的，但也是难度较大的课题。 地线的种类很多，有逻辑地、屏蔽地、保护地、数字信号地、模拟信号地、接机壳体的地、地线的布置、还要注意接地线在各种不同频率下的阻抗等，接地的方式也可分单点接地、多点接地、混合接地和悬浮地等。理想的接地面应为零电位，各接地点之间无电位差。但实际上，任何“地”或接地线都有电阻。 当有电流通过时，就会产生压降，使地线上的电位不为零，两个接地点之间就会存在地电压。当电路多点接地，并有高速信号层(信号线)通过时，就将构成地环路干扰电压。 因此，接地技术十分讲究，如信号接地与电源接地要分开，复杂电路采用多点接地和公共地等。 ESD防护和实例 1.低功率PCB布线要点: 提起PCB布线，许多工程技术人员都知道一个传统的经验：正面横向走线、反面纵向走线，横平竖直，既美观又短捷；还有个传统经验是：只要空间允许，走线越粗越好。可以明确地说，这些经验在注重ESD的今天已淘汰。 要使单片机系统有良好的ESD性能，PCB设计十分关键。 一个具有良好,ESD性能的PCB，必须按高频电路来设计??这是反传统的。 单片机系统按高频电路来设计PCB的理由在于：尽管单片机系统大部分电路的工作频率并不高，但是EMI的频率是高的，ESD测试的模拟干扰频率也是高的。要有效抑制EMI，顺利通过ESD测试，PCB的设计必须考虑高频电路的特点。 单片机系统 ESD防护和实例 PCB Layout防护设计 （1）要有良好的地线层。良好的地线层处处等电位，不会产生共模电阻偶合，也不会经地线形成环流产生天线效应；良好的地线层能使静电放电以最短的路径进入地线而消失。建立良好的地线层最好的方法是采用多层板，一层专门用作线地层；如果只能用双面板，应当尽量从正面走线，反面用作地线层，不得已才从反面过线）保持足够的距离。对于可能出现ESD 耦合或幅射的两根线或两组线 要保持足够的距离，如滤波器的输入与输出、光偶的输入与输出、交流电源线）长线加低通滤波器。走线尽量短捷，不得已的情况下，长线应当在合理的位置插入C、ESD静电抑制器，RC或LC低通滤波器。 （4）除了电源，地线，能用细线的不要用粗线。因为PCB上的每一根走线既是有用信号的载体，又是接收幅射干扰的干线，走线越长、越粗，天线效应越强。 长线.高频电路设计的要点： 要有良好的地线层。 保持足够的距离。 ESD防护和实例 PCB Layout防护设计 Power ESD Layout技术: 无论是信息技术设备还是无线电电子、电气产品，都要有电源供电。 电源有外电源和内电源之分，电源是典型的也是危害严重的电磁干扰源。如电网的冲击，尖峰电压可高达千伏以上，会给设备或系统带来毁灭性的破坏。 另外，电源线是干扰信号侵入设备的主要途径。因此，电源系统，特别是开关电源的ESD设计，是产品设计的重要环节。其措施多种多样，诸如供电电缆直接从电网总闸引出，电网引出的交流经稳压、低通滤波、电源变压器绕组间的隔离、屏蔽以及浪涌抑制和过压过流保护，ESD静电抑制器等。 采用多层板，专门灌一层Power 层。 ESD防护和实例 PCB Layout防护设计 1.Power PCB Layout ESD要点: Power层 ESD防护和实例 PCB Layout防护设计 CPLD 基本可编程逻辑单元 ESD软件设计 FPGA 可编程输入/输出单元 嵌入式块RAM 丰富的布线资源 底层嵌入功能单元 内嵌专用硬核 可编程单元 基本逻辑单元 布线池；布线矩阵 JTAG编程模块 全局时钟；全局使能 全局复位/置位单元 } ESD软件防护和实例 * * ESD ESD定义：(原理) ESD预防(事例) 电路ESD防护培训课程 比特实业（香港）有限公司 深圳市比特兴电子科技有限公司 专业 诚信 共赢 培训课程大纲 ESD防护培训课程 ESD原理和危害 ESD防护和实例 ESD原理 ESD：英文Electrical Static Discharge的缩写，中文解释为静电放电. ESD产生原理： 具有不同静电电位的物体由于直接接触或静电感应所引起的物体之间静电电荷的转移（Electro-Static-Discharge）．通常指在静电场的能量达到一定程度之后，击穿其间介质而进行放电的现象． 电荷积累 快速放电 干扰源 敏感设备 耦合途径 ESD原理 静电波形及参数 2: IEC 61000-4-2 放电电流上升时间. 放电测试电压 (kV) IEC 61000 -4-2 峰值放电电流(A)(10%) 上升时间tr (ns) 2 7.5 0.7 - 1 4 15 0.7 - 1 6 22.5 0.7 - 1 8 30 0.7 - 1 Contact discharge Air discharge Level Voltage kV Level Voltage kV 1 ±2 1 ±2 2 ±4 2 ±4 3 ±6 3 ±8 4 ±8 4 ±15 X Special X Special 注 (1):X保留对产品各别指定的测试规格. (2):测试环境相对湿度须保持30%–60 %; 15℃–35℃ (3):样品至少每个点须打10--15次的放电. 3: IEC 61000-4-2 测试电压与环境条件 ESD原理 ESD静电放电的危害 1。静电在工业生产中造成的危害 产品失效（产品不可靠） 客户抱怨 静电放电（ESD）造成的危害： 1、引起电子设备的故障或误动作，造成电磁干扰．如： 驱动电路程序被ESD打乱，出现花屏，白屏，声音不正常。 2、击穿集成电路和精密的电子元件，半导体元件或者促使元件老化，降低生产成品率． 3、高压静电放电造成电击，危及人身安全． 4、在易燃易爆品或粉尘、油雾的生产场所极易引起爆炸和火灾． ESD静电放电的危害 ESD 对造成电子组件失效情况 (1) 硬件失效(Hard failure) ESD电弧电压(Spark voltage)窜入半导体内部使绝缘部位损坏.如在P-N接合点短路或开路,内部绝缘的氧化层贯穿(punch-through)-金属氧化处理部位产生熔蚀(melting)等, 这都是属于永久性失效. (如键盘, 或I/O界面的连接器)直接带入ESD突波电流损害电路. 要预防这种直接伤害。 方法： 并联一颗静电抑制器,串联一颗电阻或并联电容在这些电路上就可以限制流经IC的ESD电流. (2) 潜在性失效(Latent failure) 当ESD发生时系统虽暂时受到影响,仍然可继续动作, 但功能会随时间逐渐变差,隔数日或数周后系统出现异常, 最后成为硬件失效. (3) 场强感应失效 (Field induction failure) ESD的高压放电火花跟电流会产生电场辐射效应, 这种宽带的辐射, 经常使临近的电路受干扰而失常, 如Latch-Up, 或暂时性程序错乱,及数据流失等, 严重时更会损伤硬件成为永久行硬件失效. ESD静电放电的危害 ESD预防 ESD防护和实例 ESD软件 ESD硬件 FPGA CE CPLD RAM RAM 地址存储器 开关矩阵 寄存器 结构 PCB LAYOUT Surge 提升定位距离 复位电路 I/O位置（端口） 完整大地 与屏蔽 电源 并静电抑制器 电源线并抑制器 FPGA 结构 } 原理图设计 PCB Layout 电路图设计 驱动 寄存器 （Register） } } 带同步/异步复位和置位 时钟使能的触发器 （锁存器） } 解码 ESD防护和实例 1。 结构 把端口的地与金属壳相连接而加大ESD的泄放空间 ESD防护和实例 2。 结构 遇到空间缝隙耦合静电问题，可以通过多点连接电容而加大ESD的泄放空间 3。 结构 螺丝钉要避免伸入机构内成为天线（方法截断，换小号螺丝，嗍胶螺丝） ESD防护和实例 4。 结构 把端口的地与金属壳相连接而加大ESD的泄放空间 (左)ESD从隙缝窜进内部对PCB的IC放电 (右)机壳内加一道辅助接地保护电路板 ESD防护和实例 塑壳内层喷导电漆 屏蔽 5。 结构 敏感线（如电源线，排线等）尽量远离金属位置（地），把电源线。 结构 ESD防护和实例 ESD电路设计 ESD防护和实例 ESD电路设计 ESD防护和实例 ESD电路设计 ESD防护和实例 原理图ESD设计 ESD防护和实例 原理图ESD设计 PCB上用箝制电路或突波吸收ESD静电抑制器抑制 瞬间高压 ESD防护和实例 PCB布局架构对突波 I/O端抑制电路 原理图ESD设计 ESD防护和实例 原理图ESD设计 以低通ESD滤波及突波ESD吸收器方式疏导ESD能量 ESD防护和实例 原理图ESD设计 I/O控制信号加ESD静电抑制器保护 ESD防护和实例 （RESET）复位电路设计 原理图ESD设计 ESD防护和实例 ESD防护和实例 车载DVD芯片7845 原理图ESD设计 ESD防护和实例 原理图ESD设计 ESD防护和实例 原理图ESD设计 ESD防护和实例 原理图ESD设计 ESD防护和实例 原理图ESD设计 PCB上用IR（遥控）电路或突波吸收ESD静电抑制器抑制 瞬间高压 ESD防护和实例 * * *
2、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
3、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
4、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
Endpoint Detection（ 端点侦测）：端点检测（端点侦测）.ppt
English for Oil and Gas Drilling(油气钻井英语).ppt
Enhance Capacity Stability … through Lean Transformation - short version v1.ppt
19世纪历史兰克史学客观主义史学专业史学确立研究——基于19世纪史学研究史学史反思与批判.docx
初中低年级信息科技算法教学学生逻辑思维——基于算法任务逻辑思维评分.docx
初中低年级语文阅读教学学生文本细读能力——基于阅读笔记与文本分析评分.docx
初中高年级公民教育项目学习学生参与能力——基于项目参与记录与能力测评.docx
初中高年级几何证明教学学生推理严谨性培养——基于2024年证明过程逻辑错误分析.docx
初中家校协同学生心理健康促进效果研究——基于2024年协同记录与心理健康数据.docx
初中教师反思实践与专业成长关联机制研究——基于2024年反思记录与成长测评数据.docx
初中中年级法治教育情境教学学生规则理解——基于2023年情境测试规则应用评分.docx
幂的乘方与积的乘方课件-2025-2026学年人教版八年级数学上册.pptx
原创力文档创建于2008年，本站为文档C2C交易模式，即用户上传的文档直接分享给其他用户（可下载、阅读），本站只是中间服务平台，本站所有文档下载所得的收益归上传人所有。原创力文档是网络服务平台方，若您的权利被侵害，请发链接和相关诉求至 电线) ，上传者
