Pg电子游戏：ESD保护Layout指南
能否成功地保护系统免受静电放电(ESD)的影响，很大程度上取决于印刷电路板(PCB)设计。尽管选择合适的瞬态电压抑制器(TVS)是ESD保护策略的基本之道，但不在本文讨论范围内。上的技术文档提供了许多ESD选择指南，可指导如何为特定系统选择适当的TVS二极管类型。选择适当的TVS后，利用本“ESD布局指南”列出的策略设计PCB布局，将为PCB设计人员提供一条成功保护系统免受ESD影响的途径。1、引言ESD事件通常通过用户接口（如电缆连接）或人工输入设备（如键盘上的某个按键）迫使电流IESD（参阅 图1-1）迅速进入系统。使用TVS保护系统免受ESD影响，取决于TVS能否将IESD分流到地。要优化PCB布局实现ESD抑制，很大程度上需要设计出阻抗尽可能小的IESD接地路径。在ESD事件中，提供给受保护集成电路（受保护IC）的电压VESD是IESD和在其上的电路阻抗的函数。因为设计人员无法控制IESD，所以降低对地阻抗是将VESD最小化的主要方法。降低阻抗需要解决一些难题。主要问题在于，阻抗不能为零，否则受保护的信号线路就会对地短路。为了能够在实际中应用电路，受保护的线路需要能够保持一定的电压，通常具有高对地阻抗。这就是TVS适用的原因。
提供给IESD的阻抗是TVS的固有阻抗（在TVS二极管阵列和封装中）以及ESD源与TVS接地之间的PCB布局的函数。TVS通常设计成在其整体设计限制允许的范围内为IESD提供尽可能低的接地阻抗。选择适当的TVS后，降低PCB布局上ESD源与TVS接地之间的阻抗是设计中的一个关键阶段。快速变化的IESD产生的另一个问题是，其关联的快速变化的电磁场(EM)会导致干扰(EMI)耦合到PCB的其他电路上，在ESD源和TVS之间的区域尤其如此。一旦TVS将IESD分流到地，TVS与受保护IC之间的布线应该相对而言不受EMI的影响。因此，在ESD源与TVS之间，未受保护的电路不应与ESD保护电路的布线相邻。为了将EMI辐射降至最低，理想情况下，ESD源与TVS之间的电路布线°的拐角，或是具有大半径的曲线。在如今的PCB布局中，布板空间非常宝贵。IC，包括TVS，都必须设计得非常紧凑。另外，IC在PCB上的放置密度也在不断地增加。多层PCB电路板和布线很大程度上依赖过孔来尽可能提高密度，从而减小系统尺寸，同时增加系统的特性设置。这种PCB架构（特别是与层交换和过孔相关）在通过TVS将IESD分流到地的过程中发挥着重要作用。使用过孔将电路布线到TVS的方式可能会在受保护IC上产生巨大的VESD电压差。通常，在ESD源和TVS之间放置过孔有不利影响，但在某些情况下，设计人员不得不出此下策。即便在上述情况下，如果处理得当，仍然可以在受保护IC上尽可能降低VESD。接地方案对于防止ESD非常关键。对TVS使用机箱接地（不同于电感实现的数字和/或模拟接地），可以很好地避免ESD相关失效。然而，在多个接地平面上布线高速电路时，这会带来很大的挑战。因此，许多设计对受保护电路使用公共接地。接地平面对于TVS成功消耗IESD却不增加VESD必不可少。地面接地机箱的电气连接，如用于机箱螺丝的PCB接地通孔，直接临近TVS接地和ESD源的接地（例如，连接器屏蔽层），为受保护IC处的接地偏移保持在最低限度提供了合理的方法。如果系统无法利用机箱地面接地，紧密耦合的多层接地平面可帮助将受保护IC处的接地漂移保持在最低限度。总结这些参数，成功地保护系统免受ESD影响的因素包含：•控制TVS周围的阻抗，以消耗ESD电流IESD•限制EMI对未受保护的电路的影响•正确使用过孔以将TVS消耗的ESD最大化•为TVS设计阻抗极低的接地方案2、优化ESD耗散的PCB布局指南2.1优化阻抗以耗除ESD在受控RLC值以外，PCB具有固有的寄生效应，对整体电路板性能有益。通常，这种寄生效应对于设计的功能不利。在设计耗除ESD的电路时，电感是需要考虑的重要寄生因素。因为（参阅下文“注释1”）VESD =Vbr_TVS + RDYN(TVS) IESD + L(dIESD/dt)，且术语dIESD/dt非常大，ESD事件中的强制电流将导致任何电感上的大电压降。例如，在IEC 61000-4-2指定的8kV ESD事件中，dIESD/dt = (30A)/(0.8×10^(-9)s) = 4 × 10^10A/s。所以即便只有0.25nH的电感，也会给系统带来额外的10V电压。
图2-1中显示了四个寄生电感器：L1和L2是ESD源（通常是一个连接器）和TVS之间电路中的电感，L3是TVS和接地端之间的电感，L4是TVS和受保护IC之间的电感。在不考虑过孔的情况下，电感器L1和L4通常取决于设计约束，如阻抗控制的信号线，IESD仍可以“转向”到TVS。通过在PCB设计规则允许的情况下将TVS布放到接近到ESD源的位置，同时使受保护IC远离TVS（例如接近PCB中间）来实现这一点。这可以有效产生L4 L1的效果，帮助将IESD分流到TVS。靠近连接器布放TVS也会减轻辐射进系统中的EMI。在设计良好的系统中，L2处的电感器是不应该存在的。这表示TVS和受保护线路之间存在残桩。应避免这种设计做法。受保护线路应直接从ESD源连接到TVS的引脚，理想情况是路径上没有过孔。L3处的电感器表示TVS和接地端之间的电感。该电感值应尽可能地降低，并且可能是影响VESD的最主要寄生效应。提供给“受保护线路”节点的电压将为VESD = Vbr_TVS + IESD RDYN(TVS) + (L2 + L3)(dIESD/dt)。因此PCB设计人员需要尽可能减少L3并消除L2。尽可能减少L3的方法在节2.4中进行了介绍。尽可能减少L1的方法在节2.2和节2.3中进行了介绍。小结•尽可能减小ESD源与通过TVS的接地路径之间的电感•在设计规则允许的情况下，将TVS放置在连接器附近•使受保护IC与TVS之间的距离远远超过TVS到连接器的距离•请勿在TVS和受保护线路之间使用残桩，直接从ESD源布线到TVS•尽可能减小TVS与接地之间的电感至关重要2.2、限制ESD带来的EMI如果没有适当的抑制步骤，像具有高di/dt的ESD这样的快速瞬变可能会导致EMI。对于ESD，主要辐射源将位于ESD源和TVS之间的电路中。因此，PCB设计人员应当考虑将此区域设置为未受保护PCB布线的排除区域，因为它可能通过直接接触IC或将更多EMI带入系统进而辐射更多EMI，从而导致系统损坏。即便L1处没有电感（如图2-1所示），ESD期间快速变化的电场也会耦合到附近的电路上，从而在意外的电路上产生不需要的电压。L1的任何电感都会放大EMI。图2-2显示了ESD源与TVS之间一条临近受保护线路的无保护线路。应避免这种做法。在ESD事件中，ESD源与TVS之间将有很大的dIESD/dt。此路径上的布线将辐射EMI，而所有附近布线都会产生由EMI感应的电流。如果这些布线没有TVS保护，无保护线路中的感应电流可能导致系统损坏。如果ESD源与TVS之间的受保护线路有任何过孔，这些原则同样适用于过孔穿过的任何层，无保护线路不应当临近过孔。
PCB布局的另一方面是考虑ESD源与TVS之间拐角的样式。拐角往往会在IESD期间辐射EMI。从ESD源到TVS的最佳布线方法是使用尽可能短的直线路径。除了降低IESD接地路径中的阻抗，缩短此路径的长度也能减少在系统内部辐射的EMI。如果需要拐角，则应以最大半径弯曲走线，如果PCB技术不允许弯曲布线°拐角是最大角度。
在图2-3中，注意对于90°拐角，该拐角是一个重大的EMI来源。该拐角处的电场至少有7kV。这会使任何小于2.6mm的半径（在空气中）产生电弧（离子化）。45°曲线的EMI则不那么明显。为进一步显示拐角样式的影响，图2-4绘制了采用这三种拐角类型的平行布线°拐角的耦合高于其他拐角，尤其是在ESD频率成分区域。
小结•请勿在ESD源和TVS之间的区域中布置未受保护的电路。•在设计规则允许的情况下，将TVS放置在连接器附近。•如果可能，在ESD源和TVS之间使用直线布线。•如果必须使用拐角，应首选曲线、通过过孔进行布线最好是在PCB上从ESD源布线到TVS，而不用通过过孔切换层。图2-5显示了两个示例。在第1种情况中，ESD源与TVS之间没有过孔，所以IESD会被迫进入TVS保护引脚，然后经由过孔到达受保护的IC。在这种情况下，过孔由L4表示（图2-1中）。在第2种情况中，IESD在受保护IC和过孔之间分支并到达TVS保护引脚。在这种情况下，过孔由L2表示（图2-1中）。应避免这种做法。过孔的电感位于TVS和从ESD源到受保护IC的路径之间。这样就有两种不利影响：因为电流会寻找阻抗最小的接地路径，受保护IC可能受到IESD中电流的冲击，任何通过过孔的电流都会增加提供给受保护IC的电压L VIA(dIESD/dt)。
这三种情况代表了在ESD源与受保护IC之间使用过孔的示例。最好避免采用这种做法，但如有必要，则第1种情况是优选方法，应避免第2种情况，如果没有替代方法时，则可接受第3种情况。小结•如果可能，避免ESD源和TVS之间的过孔•如果在ESD源和受保护IC之间需要过孔，请在使用过孔之前直接从ESD源布线、优化ESD的接地方案仅当TVS具有极低电感的接地路径时，成功消除ESD源和TVS之间的所有寄生电感才会有效。TVS接地引脚应连接到同一层的接地平面，且该接地平面与直接相邻层上的另一个接地平面耦合。这些接地平面应通过过孔拼接在一起，其中一个过孔紧邻TVS的接地引脚（参阅图2-8）。图2-7显示了单通道TVS周围的PCB电感（如前文图2-1中所示）。本节仅考虑L3处的电感。请注意，在消除L2的情况下，在ESD事件期间提供给受保护IC的电压将为VESD = Vbr_TVS + IESD RDYN(TVS) + L3(dIESD/dt)，而在8kV下，dIESD/dt = 4×10^10。显然，L3必须尽可能地降低。
为了降低L3，TVS接地引脚最好直接连接到耦合的接地平面。图2-8展示了连接到顶层接地平面的TVS的接地焊盘。这里有四个拼接过孔，将顶层接地平面与内部接地平面连接。根据层数和电路板设计，这些过孔可能连接到多个接地平面层。接地机箱螺栓位置也非常接近TVS接地焊盘。类似这种的接地方案会为L3带来极低的接地阻抗。
需要构建过孔以提供尽可能小的阻抗。由于趋肤效应，最大化GND过孔的表面区域可以将接地路径的阻抗最小化。因此，使过孔焊盘直径和过孔钻取直径尽可能大，从而使过孔表面外部和内部的表面积最大化。接地平面在GND过孔的临近区域内不应断开。如果可能，将GND过孔与多个层上的接地平面连接，以尽可能减少阻抗。GND过孔应使用非导电填充物（如树脂）而不是导电填充物填充，目的是保留由钻孔产生的过孔内部的表面积。GND过孔应当电镀在SMD焊盘上。GND过孔和非接地平面（例如电源平面）之间的间隙应保持最小。这会增加电容，而电容可以降低阻抗。
3、结论只要采用适当的技术就能成功地在系统中设计ESD保护。按照这些ESD布局指南概要操作将确保TVS具有耗散ESD的最佳条件。总结：•控制TVS周围的阻抗以耗散ESD电流IESD：– 尽可能减小ESD源与通过TVS的接地路径之间的电感– 在设计规则允许的情况下，将TVS放置在连接器附近– 使受保护的IC与TVS之间的距离远远超过TVS到连接器的距离。– 请勿在TVS和受保护线路之间使用残桩，直接从ESD源布线到TVS– 尽可能减小TVS与接地之间的电感至关重要•限制EMI对未受保护的电路的影响：– 请勿在ESD源和TVS之间的区域中布放未受保护的电路– 在设计规则允许的情况下，将TVS放置在连接器附近– 如果可能，在ESD源和TVS之间使用直线布线– 如果必须使用拐角，应首选曲线°•正确使用通孔以尽可能通过TVS实现ESD耗散最大化：– 如果可能，避免在ESD源和TVS之间使用过孔– 如果在ESD源和受保护的IC之间需要过孔，请在使用过孔之前直接从ESD源布线到TVS•使用阻抗极低的接地方案：– 将TVS接地引脚直接连接到同一层的接地平面，确保该接地平面在附近有缝合到相邻内部接地平面的过孔– 尽可能使用多个接地平面– 使用机箱螺丝，连接到PCB接地，放置在TVS和ESD源附近（例如，连接器接地屏蔽层）– 使用大直径和大钻孔的过孔，以降低阻抗文档来源链接：
*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。
